W7500 是一款單芯片的網(wǎng)絡(luò)卸載處理器（IOP）。它不僅內(nèi)嵌128KB Flash的ARM
Coretex-M0內(nèi)核，還包含了全硬件TCP/IP協(xié)議棧內(nèi)核。從而，適用于各類(lèi)嵌入式應(yīng)用平臺(tái)。特別是在物聯(lián)網(wǎng)領(lǐng)域。
其集成了以太網(wǎng)MAC的TCP/IP 協(xié)議棧內(nèi)核，支持TCP, UDP, IPv4, ICMP, ARP, IGMP 以及 PPPoE協(xié)議，久經(jīng)市場(chǎng)考驗(yàn)，并得到廣泛認(rèn)可。W7500特別適用于應(yīng)用中需要網(wǎng)絡(luò)連接的用戶(hù)。
特點(diǎn)
ARM Cortex-M0
全硬件TCP/IP核
-
8個(gè)socket
-
每個(gè)socket擁有最大32KBSRAM
-
MII（介質(zhì)無(wú)關(guān)接口）
內(nèi)存
-
Flash：128KB
-
SRAM：16KB到48KB（如32KB socket 緩存已用，最小可用16KB，如果socket緩存未用，最大可用48KB）
-
用于Boot程序存儲(chǔ)的ROM：6KB
時(shí)鐘，復(fù)位及供給管理
-
POR（上電復(fù)位）
-
穩(wěn)壓器：3.3V到1.5V
-
8到24MHz的外部晶體振蕩器
-
內(nèi)部?jī)?nèi)部8MHz的阻容振蕩器
-
用于CPU時(shí)鐘的鎖相環(huán)
ADC
DMA
-
6路DMA 控制器
-
外設(shè): UARTs, SPIs
GPIO
-
53 I/Os (16 IO x 3ea, 5 IO x 1ea)
調(diào)試方式
定時(shí)器/PWM
-
看門(mén)狗*1 (32位減法計(jì)數(shù)器)
-
計(jì)時(shí)器*4 (32位或16位減法計(jì)數(shù)器)
-
PWM*8 (帶有6位可編程預(yù)分頻器的32計(jì)數(shù)器/定時(shí)器)
通訊接口
-
3 UART (2個(gè)帶有FIFO及流控的 UART, 1 個(gè)單UART)
-
2 SPI
-
2 I2C (主/從, Fast-mode (400 kbps))
加密
-
1 RNG (隨機(jī)數(shù)生成器): 32位隨機(jī)碼
封裝 : 64 TQFP (7×7 mm)
方框圖
